

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-023311

(43)Date of publication of application : 27.01.1992

(51)Int.Cl. H01L 21/027
G03F 7/20

(21)Application number : 02-123453 (71)Applicant : MATSUSHITA ELECTRON CORP


(22)Date of filing : 14.05.1990 (72)Inventor : ASAUMI MASASHI

(54) PATTERN TRANSCRIPTION METHOD

(57)Abstract:

PURPOSE: To expose a semiconductor integrated circuit pattern in a multiple manner and to offset a stage stop error by a method wherein a stage feed pitch is made smaller than the size of a collective exposure operation.

CONSTITUTION: Same light-shielding film patterns 12a, 12b are reduction-projected; and reduced transcription patterns 1a, 1b are obtained. However, an exposure amount is 1/2 of that of conventional cases. A stage position at this time is represented by a point 4. Then, a stage is moved step by step by a distance as a pitch portion of one light-shielding film pattern reduced in the X-direction, i.e., by a portion of an arrow A; the patterns 12a, 12b are reduction-projected in a stage position 5; and reduced transcription patterns 2a, 2b are exposed to light. By this operation, the reduced transcription patterns 1b and 2a are exposed in a multiple manner. Then, the stage is moved from the stage point 5 to a point 6 by a portion of an arrow B; and reduced transcription patterns 3a, 3b are exposed to light in the same manner as in the previous operation. By this operation, the reduced transcription patterns 2b and 3a are exposed in a multiple manner. After that, reduced transcription patterns on the whole face of a semiconductor substrate are exposed two times by being overlapped, in the same manner.



BEST AVAILABLE COPY

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision]

of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平4-23311

⑬ Int. Cl.⁵

識別記号

庁内整理番号

⑭ 公開 平成4年(1992)1月27日

H 01 L 21/027
G 03 F 7/20

5 2 1

7818-2H
2104-4M

H 01 L 21/30

3 0 1 C

審査請求 未請求 請求項の数 1 (全3頁)

⑮ 発明の名称 **パターン転写方法**

⑯ 特 願 平2-123453

⑰ 出 願 平2(1990)5月14日

⑱ 発 明 者 浅 海 政 司 大阪府門真市大字門真1006番地 松下電子工業株式会社内
 ⑲ 出 願 人 松下電子工業株式会社 大阪府門真市大字門真1006番地
 ⑳ 代 理 人 弁理士 栗野 重孝 外1名

明 細 書

1、発明の名称

パターン転写方法

2、特許請求の範囲

同一の透光膜パターンをN個有するレティクルを通して半導体基板上へ縮小転写するパターン転写方法において、第1回の露光後、前記半導体基板を縮小された1個の前記透光膜パターンのピッチに前記同一の透光膜パターンの数N未満の整数値を乗じた距離だけ順次移動させ、移動ごとに両端部透光膜パターンを除いて多重露光し、その多重露光の回数逆数の1の露光量を1回の露光量とするパターン転写方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、半導体集積回路のパターン転写方法に関する。

従来の技術

昨今、半導体集積回路パターンの微細化に伴い、レティクルパターンを半導体基板上に縮小転写

する際のパターン転写能力、特に位置合わせ精度の向上が望まれている。

以下、その構成について第2図および第3図を参照しながら説明する。

第2図において、11はガラス基板、12a、12bはガラス基板11上に形成された同一の透光膜パターンで、この場合は2個の同一パターンを示した例である。この2個の透光膜パターン12a、12bを有するレティクルを用いて第3図に示すようにパターン転写を行う。

すなわち、レティクル上の拡大された透光膜パターン12a、12bは露光装置により縮小投影され、半導体基板(図示せず)上に半導体集積回路縮小転写パターン13a、13bが得られる。その後、半導体基板を14の矢印の方向にステージ(図示せず)により移動する。移動の大きさは、レティクルに形成された半導体集積回路のチップサイズとチップ個数の積に等しくとられる。次いで、第2図の同じ透光膜パターン12a、12bを縮小投影し、縮小転写パターン15a、15b

を得る。以上の動作を繰り返して半導体基板の全面を露光する。

このような従来の露光方法においては、ステージの停止精度が重要な要因である。例えば位置合わせ精度 $0.27 \mu\text{m}$ (3σ) として一般に用いられている装置では、ステージ停止精度が約 26% を占めている。また位置合わせ光学系をレーザー干渉計で構成し、位置合わせ精度 $0.12 \mu\text{m}$ を実現した装置ではステージ停止精度が約 44% を占める。このように位置検出精度が向上するにつれてステージ停止精度が位置合わせ精度に占める割合が大きくなっていく。したがって、ステージ停止精度の向上が位置合わせ精度向上に重要となる。

発明が解決しようとする課題

このような従来のパターン転写方法では、半導体基板の移動の大きさがチップサイズとチップ個数の積に等しくとられるため、位置検出精度が向上するにつれて、ステージ停止精度の位置合わせ精度に占める割合が大きくなり、その結果位置合

を相殺することになる。

実施例

以下、本発明の一実施例について第 1 図を参照しながら説明する。

同図において、1 a, 1 b, 2 a, 2 b, 3 a および 3 b は半導体基板 (図示せず) 上に露光された半導体装置回路の縮小転写パターン、4, 5 および 6 はステージ位置、A および B の矢印はステージによる半導体基板の移動方向と移動距離を示す。ただしこの場合も、第 2 図に示したレティクルと同様のレティクルを用いている。

すなわち第 2 図に示す同一の遮光膜パターン 1 2 a, 1 2 b を従来例の第 3 図 (a) と同様に縮小投影し、第 1 図 (a) の縮小転写パターン 1 a, 1 b を得る。ただし露光量は従来例の $1/2$ である。この時のステージ位置を点 4 で代表させる。次いで、ステージを X 方向に縮小された 1 個の遮光膜パターンのピッチ分の距離すなわち矢印 A だけステップ移動し、ステージ位置 5 において第 2 図のパターン 1 2 a, 1 2 b を縮小投影し、縮小転写

わせ精度があまり向上しないという課題があった。

本発明は上記課題を解決するもので、高精度な位置合わせを可能とするパターン転写方法を提供することを目的としている。

課題を解決するための手段

発明は上記目的を達成するために、同一の遮光膜パターンを N 個有するレティクルを通して半導体基板上へ縮小転写するパターン転写方法において、第 1 回の露光後、半導体基板を縮小された 1 個の遮光膜パターンのピッチに前記同一の遮光膜パターンの数 N 未満の整数値を乗じた距離だけ順次移動させ、移動ごとに両端部遮光膜パターンを除いて多重露光し、その多重露光の回数 N の逆数分の 1 の露光量を 1 回の露光量とする構成よりなる。

作用

本発明では、ステージ送りピッチを一括露光の大きさよりも小さくすることによって、半導体集積回路パターンを多重露光し、ステージ停止誤差

パターン 2 a, 2 b を露光する。この動作により、縮小転写パターン 1 b と 2 a は多重露光される。

次に、ステージを点 5 から点 6 へ矢印 B だけ移動し、前回同様に縮小転写パターン 3 a, 3 b を露光する。この動作により縮小転写パターン 2 a と 3 a が多重露光される。以下同様の動作を繰り返すことにより、半導体基板全面の縮小転写パターンは 2 回重ねて露光される。なお、上記動作説明において、各縮小投影露光は従来法を用いた場合の露光量の半分に設定されている。

今、ステージ位置 4, 5 および 6 におけるステージ位置誤差をそれぞれ $\delta_1, \delta_2, \delta_3$ とする。露光 1 b と 2 a を重ねて得られる縮小転写パターン 7 はこれら 2 つの露光が重なった部分だけが解像する。露光 1 b には位置誤差 δ_1 が、露光 2 a には位置誤差 δ_2 が含まれているので、縮小転写パターン 7 は $(\delta_1 + \delta_2) / 2$ の位置誤差を持つことになる。一方、位置誤差 δ_1, δ_2 はある誤差分布、例えば $3\sigma = 0.06 \mu\text{m}$ に従う互いに独

立した誤差量である。一般に、平均 M 、標準偏差 σ の分布を持つ集合から独立に N 個の標本を採り出し、その N 個の平均値 M_N を求める、という操作を繰り返したとき、平均値 M_N の集合は平均 $M_N = M$ 、標準偏差 $\sigma_{M_N} = \sigma / \sqrt{2}$ となることが知られている（中心極限定理）。ステージ移動量を小さくして、複数の露光を重ねるという操作は正に上記定理を實踐したものである。したがって、得られるパターンは $1/\sqrt{2}$ の誤差分布に縮まる。こうして従来法に比べて、装置に特別な機構を付加することもなく、ステージ停止精度を見かけ上向上させることができる。

なお、本実施例によれば、半導体基板に配列した回路パターンのうち、外周部に一度しか露光されないチップが現れる。このチップが半導体基板の外に現れるように露光の繰り返し領域を拡げれば、半導体基板上的パターンは全て多重露光された状態にすることができる。

なお、上記説明では、第2図に示したように1レティクルに2チップ分のパターンが描かれてい

るとしたが、さらに多数チップ分の、遮光膜パターンを N 個を有するレティクルが描かれている場合も同様にして2回以上の多重露光が可能で、その場合の1回の露光量は多重露光の回数分の逆数の1となる。またこの場合の半導体基板の移動量も縮小された1個の遮光膜パターンのピッチに限らず、そのピッチに同一の遮光膜パターンの数 N 未満の整数値を乗じた距離だけ順次移動させることも可能である。このような場合にはさらに高精度な位置精度を実現できる。

発明の効果

以上の実施例から明らかなように本発明によれば、同一の遮光膜パターンを N 個有するレティクルを通して半導体基板上へ縮小転写するパターン転写方法において、第1回の露光後、前記半導体基板を縮小された1個の前記遮光膜パターンのピッチに前記同一の遮光膜パターンの数 N 未満の整数値を乗じた距離だけ順次移動させ、移動ごとに両端部遮光膜パターンを除いて多重露光し、その多重露光の回数の逆数の1の露光量を1回の

露光量とするパターン転写方法によるので、ステージ停止精度に起因したパターン位置誤差を低減し、高精度な位置合わせの可能なパターン転写方法を提供できる。


4、図面の簡単な説明

第1図(a)、(b)、(c)は本発明の一実施例のパターン転写方法を説明するための図、第2図は同一の遮光膜パターンを2個有するレティクルの平面図、第3図(a)、(b)は従来のパターン転写方法を説明するための図である。



1a、1b、2a、2b、3a、3b……縮小転写パターン、A、B……半導体基板の移動方向と移動距離、12a、12b……遮光膜パターン。

代理人の氏名 弁理士 栗野重孝 ほか1名


第1図





1a, 1b, 2a, 2b, 3a, 3b……縮小転写パターン
A, B……半導体基板の移動方向と移動距離
12a, 12b……遮光膜パターン



第2図



第3図



THIS PAGE BLANK (user)